mirror of
https://github.com/Motorhead1991/qemu.git
synced 2025-08-04 00:03:54 -06:00
target/hppa: Implement STDBY
Signed-off-by: Richard Henderson <richard.henderson@linaro.org>
This commit is contained in:
Richard Henderson
parent
a8966ba70a
commit
25460fc5a7
4 changed files with 213 additions and 5 deletions
|
|
@ -56,11 +56,11 @@ void HELPER(tcond)(CPUHPPAState *env, target_ureg cond)
|
|||
}
|
||||
}
|
||||
|
||||
static void atomic_store_3(CPUHPPAState *env, target_ulong addr,
|
||||
uint32_t val, uintptr_t ra)
|
||||
static void atomic_store_mask32(CPUHPPAState *env, target_ulong addr,
|
||||
uint32_t val, uint32_t mask, uintptr_t ra)
|
||||
{
|
||||
int mmu_idx = cpu_mmu_index(env, 0);
|
||||
uint32_t old, new, cmp, mask, *haddr;
|
||||
uint32_t old, new, cmp, *haddr;
|
||||
void *vaddr;
|
||||
|
||||
vaddr = probe_access(env, addr, 3, MMU_DATA_STORE, mmu_idx, ra);
|
||||
|
|
@ -81,6 +81,35 @@ static void atomic_store_3(CPUHPPAState *env, target_ulong addr,
|
|||
}
|
||||
}
|
||||
|
||||
static void atomic_store_mask64(CPUHPPAState *env, target_ulong addr,
|
||||
uint64_t val, uint64_t mask,
|
||||
int size, uintptr_t ra)
|
||||
{
|
||||
#ifdef CONFIG_ATOMIC64
|
||||
int mmu_idx = cpu_mmu_index(env, 0);
|
||||
uint64_t old, new, cmp, *haddr;
|
||||
void *vaddr;
|
||||
|
||||
vaddr = probe_access(env, addr, size, MMU_DATA_STORE, mmu_idx, ra);
|
||||
if (vaddr == NULL) {
|
||||
cpu_loop_exit_atomic(env_cpu(env), ra);
|
||||
}
|
||||
haddr = (uint64_t *)((uintptr_t)vaddr & -8);
|
||||
|
||||
old = *haddr;
|
||||
while (1) {
|
||||
new = be32_to_cpu((cpu_to_be32(old) & ~mask) | (val & mask));
|
||||
cmp = qatomic_cmpxchg__nocheck(haddr, old, new);
|
||||
if (cmp == old) {
|
||||
return;
|
||||
}
|
||||
old = cmp;
|
||||
}
|
||||
#else
|
||||
cpu_loop_exit_atomic(env_cpu(env), ra);
|
||||
#endif
|
||||
}
|
||||
|
||||
static void do_stby_b(CPUHPPAState *env, target_ulong addr, target_ureg val,
|
||||
bool parallel, uintptr_t ra)
|
||||
{
|
||||
|
|
@ -94,7 +123,7 @@ static void do_stby_b(CPUHPPAState *env, target_ulong addr, target_ureg val,
|
|||
case 1:
|
||||
/* The 3 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_3(env, addr, val, ra);
|
||||
atomic_store_mask32(env, addr, val, 0x00ffffffu, ra);
|
||||
} else {
|
||||
cpu_stb_data_ra(env, addr, val >> 16, ra);
|
||||
cpu_stw_data_ra(env, addr + 1, val, ra);
|
||||
|
|
@ -106,6 +135,62 @@ static void do_stby_b(CPUHPPAState *env, target_ulong addr, target_ureg val,
|
|||
}
|
||||
}
|
||||
|
||||
static void do_stdby_b(CPUHPPAState *env, target_ulong addr, uint64_t val,
|
||||
bool parallel, uintptr_t ra)
|
||||
{
|
||||
switch (addr & 7) {
|
||||
case 7:
|
||||
cpu_stb_data_ra(env, addr, val, ra);
|
||||
break;
|
||||
case 6:
|
||||
cpu_stw_data_ra(env, addr, val, ra);
|
||||
break;
|
||||
case 5:
|
||||
/* The 3 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_mask32(env, addr, val, 0x00ffffffu, ra);
|
||||
} else {
|
||||
cpu_stb_data_ra(env, addr, val >> 16, ra);
|
||||
cpu_stw_data_ra(env, addr + 1, val, ra);
|
||||
}
|
||||
break;
|
||||
case 4:
|
||||
cpu_stl_data_ra(env, addr, val, ra);
|
||||
break;
|
||||
case 3:
|
||||
/* The 5 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_mask64(env, addr, val, 0x000000ffffffffffull, 5, ra);
|
||||
} else {
|
||||
cpu_stb_data_ra(env, addr, val >> 32, ra);
|
||||
cpu_stl_data_ra(env, addr + 1, val, ra);
|
||||
}
|
||||
break;
|
||||
case 2:
|
||||
/* The 6 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_mask64(env, addr, val, 0x0000ffffffffffffull, 6, ra);
|
||||
} else {
|
||||
cpu_stw_data_ra(env, addr, val >> 32, ra);
|
||||
cpu_stl_data_ra(env, addr + 2, val, ra);
|
||||
}
|
||||
break;
|
||||
case 1:
|
||||
/* The 7 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_mask64(env, addr, val, 0x00ffffffffffffffull, 7, ra);
|
||||
} else {
|
||||
cpu_stb_data_ra(env, addr, val >> 48, ra);
|
||||
cpu_stw_data_ra(env, addr + 1, val >> 32, ra);
|
||||
cpu_stl_data_ra(env, addr + 3, val, ra);
|
||||
}
|
||||
break;
|
||||
default:
|
||||
cpu_stq_data_ra(env, addr, val, ra);
|
||||
break;
|
||||
}
|
||||
}
|
||||
|
||||
void HELPER(stby_b)(CPUHPPAState *env, target_ulong addr, target_ureg val)
|
||||
{
|
||||
do_stby_b(env, addr, val, false, GETPC());
|
||||
|
|
@ -117,6 +202,17 @@ void HELPER(stby_b_parallel)(CPUHPPAState *env, target_ulong addr,
|
|||
do_stby_b(env, addr, val, true, GETPC());
|
||||
}
|
||||
|
||||
void HELPER(stdby_b)(CPUHPPAState *env, target_ulong addr, target_ureg val)
|
||||
{
|
||||
do_stdby_b(env, addr, val, false, GETPC());
|
||||
}
|
||||
|
||||
void HELPER(stdby_b_parallel)(CPUHPPAState *env, target_ulong addr,
|
||||
target_ureg val)
|
||||
{
|
||||
do_stdby_b(env, addr, val, true, GETPC());
|
||||
}
|
||||
|
||||
static void do_stby_e(CPUHPPAState *env, target_ulong addr, target_ureg val,
|
||||
bool parallel, uintptr_t ra)
|
||||
{
|
||||
|
|
@ -124,7 +220,68 @@ static void do_stby_e(CPUHPPAState *env, target_ulong addr, target_ureg val,
|
|||
case 3:
|
||||
/* The 3 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_3(env, addr - 3, val, ra);
|
||||
atomic_store_mask32(env, addr - 3, val, 0xffffff00u, ra);
|
||||
} else {
|
||||
cpu_stw_data_ra(env, addr - 3, val >> 16, ra);
|
||||
cpu_stb_data_ra(env, addr - 1, val >> 8, ra);
|
||||
}
|
||||
break;
|
||||
case 2:
|
||||
cpu_stw_data_ra(env, addr - 2, val >> 16, ra);
|
||||
break;
|
||||
case 1:
|
||||
cpu_stb_data_ra(env, addr - 1, val >> 24, ra);
|
||||
break;
|
||||
default:
|
||||
/* Nothing is stored, but protection is checked and the
|
||||
cacheline is marked dirty. */
|
||||
probe_write(env, addr, 0, cpu_mmu_index(env, 0), ra);
|
||||
break;
|
||||
}
|
||||
}
|
||||
|
||||
static void do_stdby_e(CPUHPPAState *env, target_ulong addr, uint64_t val,
|
||||
bool parallel, uintptr_t ra)
|
||||
{
|
||||
switch (addr & 7) {
|
||||
case 7:
|
||||
/* The 7 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_mask64(env, addr - 7, val,
|
||||
0xffffffffffffff00ull, 7, ra);
|
||||
} else {
|
||||
cpu_stl_data_ra(env, addr - 7, val >> 32, ra);
|
||||
cpu_stw_data_ra(env, addr - 3, val >> 16, ra);
|
||||
cpu_stb_data_ra(env, addr - 1, val >> 8, ra);
|
||||
}
|
||||
break;
|
||||
case 6:
|
||||
/* The 6 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_mask64(env, addr - 6, val,
|
||||
0xffffffffffff0000ull, 6, ra);
|
||||
} else {
|
||||
cpu_stl_data_ra(env, addr - 6, val >> 32, ra);
|
||||
cpu_stw_data_ra(env, addr - 2, val >> 16, ra);
|
||||
}
|
||||
break;
|
||||
case 5:
|
||||
/* The 5 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_mask64(env, addr - 5, val,
|
||||
0xffffffffff000000ull, 5, ra);
|
||||
} else {
|
||||
cpu_stl_data_ra(env, addr - 5, val >> 32, ra);
|
||||
cpu_stb_data_ra(env, addr - 1, val >> 24, ra);
|
||||
}
|
||||
break;
|
||||
case 4:
|
||||
cpu_stl_data_ra(env, addr - 4, val >> 32, ra);
|
||||
break;
|
||||
case 3:
|
||||
/* The 3 byte store must appear atomic. */
|
||||
if (parallel) {
|
||||
atomic_store_mask32(env, addr - 3, val, 0xffffff00u, ra);
|
||||
} else {
|
||||
cpu_stw_data_ra(env, addr - 3, val >> 16, ra);
|
||||
cpu_stb_data_ra(env, addr - 1, val >> 8, ra);
|
||||
|
|
@ -155,6 +312,17 @@ void HELPER(stby_e_parallel)(CPUHPPAState *env, target_ulong addr,
|
|||
do_stby_e(env, addr, val, true, GETPC());
|
||||
}
|
||||
|
||||
void HELPER(stdby_e)(CPUHPPAState *env, target_ulong addr, target_ureg val)
|
||||
{
|
||||
do_stdby_e(env, addr, val, false, GETPC());
|
||||
}
|
||||
|
||||
void HELPER(stdby_e_parallel)(CPUHPPAState *env, target_ulong addr,
|
||||
target_ureg val)
|
||||
{
|
||||
do_stdby_e(env, addr, val, true, GETPC());
|
||||
}
|
||||
|
||||
void HELPER(ldc_check)(target_ulong addr)
|
||||
{
|
||||
if (unlikely(addr & 0xf)) {
|
||||
|
|
|
|||
Loading…
Add table
Add a link
Reference in a new issue