mirror of
https://github.com/Motorhead1991/qemu.git
synced 2025-08-19 08:02:15 -06:00
tcg: Convert sextract to TCGOutOpExtract
Reviewed-by: Pierrick Bouvier <pierrick.bouvier@linaro.org> Signed-off-by: Richard Henderson <richard.henderson@linaro.org>
This commit is contained in:
parent
07d5d502f2
commit
05a1129e23
11 changed files with 188 additions and 151 deletions
|
@ -2583,6 +2583,17 @@ static const TCGOutOpExtract outop_extract = {
|
||||||
.out_rr = tgen_extract,
|
.out_rr = tgen_extract,
|
||||||
};
|
};
|
||||||
|
|
||||||
|
static void tgen_sextract(TCGContext *s, TCGType type, TCGReg a0, TCGReg a1,
|
||||||
|
unsigned ofs, unsigned len)
|
||||||
|
{
|
||||||
|
tcg_out_sbfm(s, type, a0, a1, ofs, ofs + len - 1);
|
||||||
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tgen_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType ext,
|
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType ext,
|
||||||
const TCGArg args[TCG_MAX_OP_ARGS],
|
const TCGArg args[TCG_MAX_OP_ARGS],
|
||||||
const int const_args[TCG_MAX_OP_ARGS])
|
const int const_args[TCG_MAX_OP_ARGS])
|
||||||
|
@ -2668,11 +2679,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType ext,
|
||||||
tcg_out_dep(s, ext, a0, a2, args[3], args[4]);
|
tcg_out_dep(s, ext, a0, a2, args[3], args[4]);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
tcg_out_sbfm(s, ext, a0, a1, a2, a2 + args[3] - 1);
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_extract2_i64:
|
case INDEX_op_extract2_i64:
|
||||||
case INDEX_op_extract2_i32:
|
case INDEX_op_extract2_i32:
|
||||||
tcg_out_extr(s, ext, a0, a2, a1, args[3]);
|
tcg_out_extr(s, ext, a0, a2, a1, args[3]);
|
||||||
|
@ -3173,8 +3179,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_ld_i64:
|
case INDEX_op_ld_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
return C_O1_I1(r, r);
|
return C_O1_I1(r, r);
|
||||||
|
|
||||||
case INDEX_op_st8_i32:
|
case INDEX_op_st8_i32:
|
||||||
|
|
|
@ -1020,12 +1020,12 @@ static const TCGOutOpExtract outop_extract = {
|
||||||
.out_rr = tgen_extract,
|
.out_rr = tgen_extract,
|
||||||
};
|
};
|
||||||
|
|
||||||
static void tcg_out_sextract(TCGContext *s, ARMCond cond, TCGReg rd,
|
static void tgen_sextract(TCGContext *s, TCGType type, TCGReg rd, TCGReg rn,
|
||||||
TCGReg rn, int ofs, int len)
|
unsigned ofs, unsigned len)
|
||||||
{
|
{
|
||||||
if (use_armv7_instructions) {
|
if (use_armv7_instructions) {
|
||||||
/* sbfx */
|
/* sbfx */
|
||||||
tcg_out32(s, 0x07a00050 | (cond << 28) | (rd << 12) | rn
|
tcg_out32(s, 0x07a00050 | (COND_AL << 28) | (rd << 12) | rn
|
||||||
| (ofs << 7) | ((len - 1) << 16));
|
| (ofs << 7) | ((len - 1) << 16));
|
||||||
return;
|
return;
|
||||||
}
|
}
|
||||||
|
@ -1034,17 +1034,24 @@ static void tcg_out_sextract(TCGContext *s, ARMCond cond, TCGReg rd,
|
||||||
switch (len) {
|
switch (len) {
|
||||||
case 8:
|
case 8:
|
||||||
/* sxtb */
|
/* sxtb */
|
||||||
tcg_out32(s, 0x06af0070 | (cond << 28) | (rd << 12) | (ofs << 7) | rn);
|
tcg_out32(s, 0x06af0070 | (COND_AL << 28) |
|
||||||
|
(rd << 12) | (ofs << 7) | rn);
|
||||||
break;
|
break;
|
||||||
case 16:
|
case 16:
|
||||||
/* sxth */
|
/* sxth */
|
||||||
tcg_out32(s, 0x06bf0070 | (cond << 28) | (rd << 12) | (ofs << 7) | rn);
|
tcg_out32(s, 0x06bf0070 | (COND_AL << 28) |
|
||||||
|
(rd << 12) | (ofs << 7) | rn);
|
||||||
break;
|
break;
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tgen_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
|
|
||||||
static void tcg_out_ld32u(TCGContext *s, ARMCond cond,
|
static void tcg_out_ld32u(TCGContext *s, ARMCond cond,
|
||||||
TCGReg rd, TCGReg rn, int32_t offset)
|
TCGReg rd, TCGReg rn, int32_t offset)
|
||||||
|
@ -2399,9 +2406,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
tcg_out_deposit(s, COND_AL, args[0], args[2],
|
tcg_out_deposit(s, COND_AL, args[0], args[2],
|
||||||
args[3], args[4], const_args[2]);
|
args[3], args[4], const_args[2]);
|
||||||
break;
|
break;
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
tcg_out_sextract(s, COND_AL, args[0], args[1], args[2], args[3]);
|
|
||||||
break;
|
|
||||||
case INDEX_op_extract2_i32:
|
case INDEX_op_extract2_i32:
|
||||||
/* ??? These optimization vs zero should be generic. */
|
/* ??? These optimization vs zero should be generic. */
|
||||||
/* ??? But we can't substitute 2 for 1 in the opcode stream yet. */
|
/* ??? But we can't substitute 2 for 1 in the opcode stream yet. */
|
||||||
|
@ -2448,7 +2452,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_ld16u_i32:
|
case INDEX_op_ld16u_i32:
|
||||||
case INDEX_op_ld16s_i32:
|
case INDEX_op_ld16s_i32:
|
||||||
case INDEX_op_ld_i32:
|
case INDEX_op_ld_i32:
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
return C_O1_I1(r, r);
|
return C_O1_I1(r, r);
|
||||||
|
|
||||||
case INDEX_op_st8_i32:
|
case INDEX_op_st8_i32:
|
||||||
|
|
|
@ -3180,6 +3180,38 @@ static const TCGOutOpExtract outop_extract = {
|
||||||
.out_rr = tgen_extract,
|
.out_rr = tgen_extract,
|
||||||
};
|
};
|
||||||
|
|
||||||
|
static void tgen_sextract(TCGContext *s, TCGType type, TCGReg a0, TCGReg a1,
|
||||||
|
unsigned ofs, unsigned len)
|
||||||
|
{
|
||||||
|
if (ofs == 0) {
|
||||||
|
switch (len) {
|
||||||
|
case 8:
|
||||||
|
tcg_out_ext8s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 16:
|
||||||
|
tcg_out_ext16s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 32:
|
||||||
|
tcg_out_ext32s(s, a0, a1);
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
} else if (ofs == 8 && len == 8) {
|
||||||
|
if (type == TCG_TYPE_I32 && a1 < 4 && a0 < 8) {
|
||||||
|
tcg_out_modrm(s, OPC_MOVSBL, a0, a1 + 4);
|
||||||
|
} else {
|
||||||
|
tcg_out_ext16s(s, type, a0, a1);
|
||||||
|
tgen_sari(s, type, a0, a0, 8);
|
||||||
|
}
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
g_assert_not_reached();
|
||||||
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tgen_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
const TCGArg args[TCG_MAX_OP_ARGS],
|
const TCGArg args[TCG_MAX_OP_ARGS],
|
||||||
const int const_args[TCG_MAX_OP_ARGS])
|
const int const_args[TCG_MAX_OP_ARGS])
|
||||||
|
@ -3369,35 +3401,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
}
|
}
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
if (a2 == 0 && args[3] == 8) {
|
|
||||||
tcg_out_ext8s(s, TCG_TYPE_I64, a0, a1);
|
|
||||||
} else if (a2 == 0 && args[3] == 16) {
|
|
||||||
tcg_out_ext16s(s, TCG_TYPE_I64, a0, a1);
|
|
||||||
} else if (a2 == 0 && args[3] == 32) {
|
|
||||||
tcg_out_ext32s(s, a0, a1);
|
|
||||||
} else {
|
|
||||||
g_assert_not_reached();
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
if (a2 == 0 && args[3] == 8) {
|
|
||||||
tcg_out_ext8s(s, TCG_TYPE_I32, a0, a1);
|
|
||||||
} else if (a2 == 0 && args[3] == 16) {
|
|
||||||
tcg_out_ext16s(s, TCG_TYPE_I32, a0, a1);
|
|
||||||
} else if (a2 == 8 && args[3] == 8) {
|
|
||||||
if (a1 < 4 && a0 < 8) {
|
|
||||||
tcg_out_modrm(s, OPC_MOVSBL, a0, a1 + 4);
|
|
||||||
} else {
|
|
||||||
tcg_out_ext16s(s, TCG_TYPE_I32, a0, a1);
|
|
||||||
tcg_out_shifti(s, SHIFT_SAR, a0, 8);
|
|
||||||
}
|
|
||||||
} else {
|
|
||||||
g_assert_not_reached();
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
|
|
||||||
OP_32_64(extract2):
|
OP_32_64(extract2):
|
||||||
/* Note that SHRD outputs to the r/m operand. */
|
/* Note that SHRD outputs to the r/m operand. */
|
||||||
tcg_out_modrm(s, OPC_SHRD_Ib + rexw, a2, a0);
|
tcg_out_modrm(s, OPC_SHRD_Ib + rexw, a2, a0);
|
||||||
|
@ -4001,8 +4004,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
return C_O1_I1(r, r);
|
return C_O1_I1(r, r);
|
||||||
|
|
||||||
case INDEX_op_extract2_i32:
|
case INDEX_op_extract2_i32:
|
||||||
|
|
|
@ -1816,6 +1816,33 @@ static const TCGOutOpExtract outop_extract = {
|
||||||
.out_rr = tgen_extract,
|
.out_rr = tgen_extract,
|
||||||
};
|
};
|
||||||
|
|
||||||
|
static void tgen_sextract(TCGContext *s, TCGType type, TCGReg a0, TCGReg a1,
|
||||||
|
unsigned ofs, unsigned len)
|
||||||
|
{
|
||||||
|
if (ofs == 0) {
|
||||||
|
switch (len) {
|
||||||
|
case 8:
|
||||||
|
tcg_out_ext8s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 16:
|
||||||
|
tcg_out_ext16s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 32:
|
||||||
|
tcg_out_ext32s(s, a0, a1);
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
} else if (ofs + len == 32) {
|
||||||
|
tcg_out_opc_srai_w(s, a0, a1, ofs);
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
g_assert_not_reached();
|
||||||
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tgen_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
const TCGArg args[TCG_MAX_OP_ARGS],
|
const TCGArg args[TCG_MAX_OP_ARGS],
|
||||||
const int const_args[TCG_MAX_OP_ARGS])
|
const int const_args[TCG_MAX_OP_ARGS])
|
||||||
|
@ -1844,26 +1871,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
tcg_out_opc_srai_d(s, a0, a1, 32);
|
tcg_out_opc_srai_d(s, a0, a1, 32);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
if (a2 + args[3] == 32) {
|
|
||||||
if (a2 == 0) {
|
|
||||||
tcg_out_ext32s(s, a0, a1);
|
|
||||||
} else {
|
|
||||||
tcg_out_opc_srai_w(s, a0, a1, a2);
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
}
|
|
||||||
/* FALLTHRU */
|
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
if (a2 == 0 && args[3] == 8) {
|
|
||||||
tcg_out_ext8s(s, TCG_TYPE_REG, a0, a1);
|
|
||||||
} else if (a2 == 0 && args[3] == 16) {
|
|
||||||
tcg_out_ext16s(s, TCG_TYPE_REG, a0, a1);
|
|
||||||
} else {
|
|
||||||
g_assert_not_reached();
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_deposit_i32:
|
case INDEX_op_deposit_i32:
|
||||||
tcg_out_opc_bstrins_w(s, a0, a2, args[3], args[3] + args[4] - 1);
|
tcg_out_opc_bstrins_w(s, a0, a2, args[3], args[3] + args[4] - 1);
|
||||||
break;
|
break;
|
||||||
|
@ -2462,8 +2469,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
case INDEX_op_extrh_i64_i32:
|
case INDEX_op_extrh_i64_i32:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
case INDEX_op_ld8s_i32:
|
case INDEX_op_ld8s_i32:
|
||||||
case INDEX_op_ld8s_i64:
|
case INDEX_op_ld8s_i64:
|
||||||
case INDEX_op_ld8u_i32:
|
case INDEX_op_ld8u_i32:
|
||||||
|
|
|
@ -2221,6 +2221,30 @@ static const TCGOutOpExtract outop_extract = {
|
||||||
.out_rr = tgen_extract,
|
.out_rr = tgen_extract,
|
||||||
};
|
};
|
||||||
|
|
||||||
|
static void tgen_sextract(TCGContext *s, TCGType type, TCGReg a0, TCGReg a1,
|
||||||
|
unsigned ofs, unsigned len)
|
||||||
|
{
|
||||||
|
if (ofs == 0) {
|
||||||
|
switch (len) {
|
||||||
|
case 8:
|
||||||
|
tcg_out_ext8s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 16:
|
||||||
|
tcg_out_ext16s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 32:
|
||||||
|
tcg_out_ext32s(s, a0, a1);
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
g_assert_not_reached();
|
||||||
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tgen_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
const TCGArg args[TCG_MAX_OP_ARGS],
|
const TCGArg args[TCG_MAX_OP_ARGS],
|
||||||
const int const_args[TCG_MAX_OP_ARGS])
|
const int const_args[TCG_MAX_OP_ARGS])
|
||||||
|
@ -2303,22 +2327,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
args[3] + args[4] - 1, args[3]);
|
args[3] + args[4] - 1, args[3]);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
if (a2 == 0 && args[3] == 32) {
|
|
||||||
tcg_out_ext32s(s, a0, a1);
|
|
||||||
break;
|
|
||||||
}
|
|
||||||
/* FALLTHRU */
|
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
if (a2 == 0 && args[3] == 8) {
|
|
||||||
tcg_out_ext8s(s, TCG_TYPE_REG, a0, a1);
|
|
||||||
} else if (a2 == 0 && args[3] == 16) {
|
|
||||||
tcg_out_ext16s(s, TCG_TYPE_REG, a0, a1);
|
|
||||||
} else {
|
|
||||||
g_assert_not_reached();
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_qemu_ld_i32:
|
case INDEX_op_qemu_ld_i32:
|
||||||
tcg_out_qemu_ld(s, a0, 0, a1, a2, TCG_TYPE_I32);
|
tcg_out_qemu_ld(s, a0, 0, a1, a2, TCG_TYPE_I32);
|
||||||
break;
|
break;
|
||||||
|
@ -2376,7 +2384,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_ld16u_i32:
|
case INDEX_op_ld16u_i32:
|
||||||
case INDEX_op_ld16s_i32:
|
case INDEX_op_ld16s_i32:
|
||||||
case INDEX_op_ld_i32:
|
case INDEX_op_ld_i32:
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
case INDEX_op_ld8u_i64:
|
case INDEX_op_ld8u_i64:
|
||||||
case INDEX_op_ld8s_i64:
|
case INDEX_op_ld8s_i64:
|
||||||
case INDEX_op_ld16u_i64:
|
case INDEX_op_ld16u_i64:
|
||||||
|
@ -2388,7 +2395,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
case INDEX_op_extrh_i64_i32:
|
case INDEX_op_extrh_i64_i32:
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
return C_O1_I1(r, r);
|
return C_O1_I1(r, r);
|
||||||
|
|
||||||
case INDEX_op_st8_i32:
|
case INDEX_op_st8_i32:
|
||||||
|
|
|
@ -3434,6 +3434,33 @@ static const TCGOutOpExtract outop_extract = {
|
||||||
.out_rr = tgen_extract,
|
.out_rr = tgen_extract,
|
||||||
};
|
};
|
||||||
|
|
||||||
|
static void tgen_sextract(TCGContext *s, TCGType type, TCGReg a0, TCGReg a1,
|
||||||
|
unsigned ofs, unsigned len)
|
||||||
|
{
|
||||||
|
if (ofs == 0) {
|
||||||
|
switch (len) {
|
||||||
|
case 8:
|
||||||
|
tcg_out_ext8s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 16:
|
||||||
|
tcg_out_ext16s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 32:
|
||||||
|
tcg_out_ext32s(s, a0, a1);
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
} else if (ofs + len == 32) {
|
||||||
|
tcg_out_sari32(s, a0, a1, ofs);
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
g_assert_not_reached();
|
||||||
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tgen_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
|
|
||||||
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
const TCGArg args[TCG_MAX_OP_ARGS],
|
const TCGArg args[TCG_MAX_OP_ARGS],
|
||||||
|
@ -3555,26 +3582,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
}
|
}
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
if (args[2] + args[3] == 32) {
|
|
||||||
if (args[2] == 0) {
|
|
||||||
tcg_out_ext32s(s, args[0], args[1]);
|
|
||||||
} else {
|
|
||||||
tcg_out_sari32(s, args[0], args[1], args[2]);
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
}
|
|
||||||
/* FALLTHRU */
|
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
if (args[2] == 0 && args[3] == 8) {
|
|
||||||
tcg_out_ext8s(s, TCG_TYPE_I32, args[0], args[1]);
|
|
||||||
} else if (args[2] == 0 && args[3] == 16) {
|
|
||||||
tcg_out_ext16s(s, TCG_TYPE_I32, args[0], args[1]);
|
|
||||||
} else {
|
|
||||||
g_assert_not_reached();
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
|
|
||||||
#if TCG_TARGET_REG_BITS == 64
|
#if TCG_TARGET_REG_BITS == 64
|
||||||
case INDEX_op_add2_i64:
|
case INDEX_op_add2_i64:
|
||||||
#else
|
#else
|
||||||
|
@ -4256,7 +4263,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_ld16u_i32:
|
case INDEX_op_ld16u_i32:
|
||||||
case INDEX_op_ld16s_i32:
|
case INDEX_op_ld16s_i32:
|
||||||
case INDEX_op_ld_i32:
|
case INDEX_op_ld_i32:
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
case INDEX_op_ld8u_i64:
|
case INDEX_op_ld8u_i64:
|
||||||
case INDEX_op_ld8s_i64:
|
case INDEX_op_ld8s_i64:
|
||||||
case INDEX_op_ld16u_i64:
|
case INDEX_op_ld16u_i64:
|
||||||
|
@ -4266,7 +4272,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_ld_i64:
|
case INDEX_op_ld_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
return C_O1_I1(r, r);
|
return C_O1_I1(r, r);
|
||||||
|
|
||||||
case INDEX_op_st8_i32:
|
case INDEX_op_st8_i32:
|
||||||
|
|
|
@ -2501,6 +2501,33 @@ static const TCGOutOpExtract outop_extract = {
|
||||||
.out_rr = tgen_extract,
|
.out_rr = tgen_extract,
|
||||||
};
|
};
|
||||||
|
|
||||||
|
static void tgen_sextract(TCGContext *s, TCGType type, TCGReg a0, TCGReg a1,
|
||||||
|
unsigned ofs, unsigned len)
|
||||||
|
{
|
||||||
|
if (ofs == 0) {
|
||||||
|
switch (len) {
|
||||||
|
case 8:
|
||||||
|
tcg_out_ext8s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 16:
|
||||||
|
tcg_out_ext16s(s, type, a0, a1);
|
||||||
|
return;
|
||||||
|
case 32:
|
||||||
|
tcg_out_ext32s(s, a0, a1);
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
} else if (ofs + len == 32) {
|
||||||
|
tgen_sari(s, TCG_TYPE_I32, a0, a1, ofs);
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
g_assert_not_reached();
|
||||||
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tgen_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
const TCGArg args[TCG_MAX_OP_ARGS],
|
const TCGArg args[TCG_MAX_OP_ARGS],
|
||||||
const int const_args[TCG_MAX_OP_ARGS])
|
const int const_args[TCG_MAX_OP_ARGS])
|
||||||
|
@ -2600,26 +2627,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
tcg_out_mb(s, a0);
|
tcg_out_mb(s, a0);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
if (a2 + args[3] == 32) {
|
|
||||||
if (a2 == 0) {
|
|
||||||
tcg_out_ext32s(s, a0, a1);
|
|
||||||
} else {
|
|
||||||
tcg_out_opc_imm(s, OPC_SRAIW, a0, a1, a2);
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
}
|
|
||||||
/* FALLTHRU */
|
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
if (a2 == 0 && args[3] == 8) {
|
|
||||||
tcg_out_ext8s(s, TCG_TYPE_REG, a0, a1);
|
|
||||||
} else if (a2 == 0 && args[3] == 16) {
|
|
||||||
tcg_out_ext16s(s, TCG_TYPE_REG, a0, a1);
|
|
||||||
} else {
|
|
||||||
g_assert_not_reached();
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_call: /* Always emitted via tcg_out_call. */
|
case INDEX_op_call: /* Always emitted via tcg_out_call. */
|
||||||
case INDEX_op_exit_tb: /* Always emitted via tcg_out_exit_tb. */
|
case INDEX_op_exit_tb: /* Always emitted via tcg_out_exit_tb. */
|
||||||
case INDEX_op_goto_tb: /* Always emitted via tcg_out_goto_tb. */
|
case INDEX_op_goto_tb: /* Always emitted via tcg_out_goto_tb. */
|
||||||
|
@ -2871,8 +2878,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
case INDEX_op_extrh_i64_i32:
|
case INDEX_op_extrh_i64_i32:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
return C_O1_I1(r, r);
|
return C_O1_I1(r, r);
|
||||||
|
|
||||||
case INDEX_op_st8_i32:
|
case INDEX_op_st8_i32:
|
||||||
|
|
|
@ -1587,8 +1587,8 @@ static const TCGOutOpExtract outop_extract = {
|
||||||
.out_rr = tgen_extract,
|
.out_rr = tgen_extract,
|
||||||
};
|
};
|
||||||
|
|
||||||
static void tgen_sextract(TCGContext *s, TCGReg dest, TCGReg src,
|
static void tgen_sextract(TCGContext *s, TCGType type, TCGReg dest,
|
||||||
int ofs, int len)
|
TCGReg src, unsigned ofs, unsigned len)
|
||||||
{
|
{
|
||||||
if (ofs == 0) {
|
if (ofs == 0) {
|
||||||
switch (len) {
|
switch (len) {
|
||||||
|
@ -1606,6 +1606,11 @@ static void tgen_sextract(TCGContext *s, TCGReg dest, TCGReg src,
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tgen_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
static void tgen_gotoi(TCGContext *s, int cc, const tcg_insn_unit *dest)
|
static void tgen_gotoi(TCGContext *s, int cc, const tcg_insn_unit *dest)
|
||||||
{
|
{
|
||||||
ptrdiff_t off = tcg_pcrel_diff(s, dest) >> 1;
|
ptrdiff_t off = tcg_pcrel_diff(s, dest) >> 1;
|
||||||
|
@ -2980,10 +2985,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
}
|
}
|
||||||
break;
|
break;
|
||||||
|
|
||||||
OP_32_64(sextract):
|
|
||||||
tgen_sextract(s, args[0], args[1], args[2], args[3]);
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_mb:
|
case INDEX_op_mb:
|
||||||
/* The host memory model is quite strong, we simply need to
|
/* The host memory model is quite strong, we simply need to
|
||||||
serialize the instruction stream. */
|
serialize the instruction stream. */
|
||||||
|
@ -3472,8 +3473,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
|
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
return C_O1_I1(r, r);
|
return C_O1_I1(r, r);
|
||||||
|
|
||||||
case INDEX_op_qemu_ld_i32:
|
case INDEX_op_qemu_ld_i32:
|
||||||
|
|
|
@ -1769,6 +1769,18 @@ static const TCGOutOpExtract outop_extract = {
|
||||||
.out_rr = tgen_extract,
|
.out_rr = tgen_extract,
|
||||||
};
|
};
|
||||||
|
|
||||||
|
static void tgen_sextract(TCGContext *s, TCGType type, TCGReg a0, TCGReg a1,
|
||||||
|
unsigned ofs, unsigned len)
|
||||||
|
{
|
||||||
|
tcg_debug_assert(ofs + len == 32);
|
||||||
|
tcg_out_arithi(s, a0, a1, ofs, SHIFT_SRA);
|
||||||
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tgen_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
const TCGArg args[TCG_MAX_OP_ARGS],
|
const TCGArg args[TCG_MAX_OP_ARGS],
|
||||||
const int const_args[TCG_MAX_OP_ARGS])
|
const int const_args[TCG_MAX_OP_ARGS])
|
||||||
|
@ -1868,11 +1880,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
tcg_out_mb(s, a0);
|
tcg_out_mb(s, a0);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
tcg_debug_assert(a2 + args[3] == 32);
|
|
||||||
tcg_out_arithi(s, a0, a1, a2, SHIFT_SRA);
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_call: /* Always emitted via tcg_out_call. */
|
case INDEX_op_call: /* Always emitted via tcg_out_call. */
|
||||||
case INDEX_op_exit_tb: /* Always emitted via tcg_out_exit_tb. */
|
case INDEX_op_exit_tb: /* Always emitted via tcg_out_exit_tb. */
|
||||||
case INDEX_op_goto_tb: /* Always emitted via tcg_out_goto_tb. */
|
case INDEX_op_goto_tb: /* Always emitted via tcg_out_goto_tb. */
|
||||||
|
@ -1904,7 +1911,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_ld_i64:
|
case INDEX_op_ld_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
case INDEX_op_qemu_ld_i32:
|
case INDEX_op_qemu_ld_i32:
|
||||||
case INDEX_op_qemu_ld_i64:
|
case INDEX_op_qemu_ld_i64:
|
||||||
return C_O1_I1(r, r);
|
return C_O1_I1(r, r);
|
||||||
|
|
|
@ -1111,6 +1111,8 @@ static const TCGOutOp * const all_outop[NB_OPS] = {
|
||||||
OUTOP(INDEX_op_rotr, TCGOutOpBinary, outop_rotr),
|
OUTOP(INDEX_op_rotr, TCGOutOpBinary, outop_rotr),
|
||||||
OUTOP(INDEX_op_sar, TCGOutOpBinary, outop_sar),
|
OUTOP(INDEX_op_sar, TCGOutOpBinary, outop_sar),
|
||||||
OUTOP(INDEX_op_setcond, TCGOutOpSetcond, outop_setcond),
|
OUTOP(INDEX_op_setcond, TCGOutOpSetcond, outop_setcond),
|
||||||
|
OUTOP(INDEX_op_sextract_i32, TCGOutOpExtract, outop_sextract),
|
||||||
|
OUTOP(INDEX_op_sextract_i64, TCGOutOpExtract, outop_sextract),
|
||||||
OUTOP(INDEX_op_shl, TCGOutOpBinary, outop_shl),
|
OUTOP(INDEX_op_shl, TCGOutOpBinary, outop_shl),
|
||||||
OUTOP(INDEX_op_shr, TCGOutOpBinary, outop_shr),
|
OUTOP(INDEX_op_shr, TCGOutOpBinary, outop_shr),
|
||||||
OUTOP(INDEX_op_sub, TCGOutOpSubtract, outop_sub),
|
OUTOP(INDEX_op_sub, TCGOutOpSubtract, outop_sub),
|
||||||
|
@ -5518,6 +5520,8 @@ static void tcg_reg_alloc_op(TCGContext *s, const TCGOp *op)
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_extract:
|
case INDEX_op_extract:
|
||||||
|
case INDEX_op_sextract_i32:
|
||||||
|
case INDEX_op_sextract_i64:
|
||||||
{
|
{
|
||||||
const TCGOutOpExtract *out =
|
const TCGOutOpExtract *out =
|
||||||
container_of(all_outop[op->opc], TCGOutOpExtract, base);
|
container_of(all_outop[op->opc], TCGOutOpExtract, base);
|
||||||
|
|
|
@ -57,8 +57,6 @@ tcg_target_op_def(TCGOpcode op, TCGType type, unsigned flags)
|
||||||
case INDEX_op_ld_i64:
|
case INDEX_op_ld_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
case INDEX_op_sextract_i32:
|
|
||||||
case INDEX_op_sextract_i64:
|
|
||||||
return C_O1_I1(r, r);
|
return C_O1_I1(r, r);
|
||||||
|
|
||||||
case INDEX_op_st8_i32:
|
case INDEX_op_st8_i32:
|
||||||
|
@ -453,6 +451,11 @@ static void tcg_out_sextract(TCGContext *s, TCGType type, TCGReg rd,
|
||||||
tcg_out_op_rrbb(s, opc, rd, rs, pos, len);
|
tcg_out_op_rrbb(s, opc, rd, rs, pos, len);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static const TCGOutOpExtract outop_sextract = {
|
||||||
|
.base.static_constraint = C_O1_I1(r, r),
|
||||||
|
.out_rr = tcg_out_sextract,
|
||||||
|
};
|
||||||
|
|
||||||
static void tcg_out_ext8s(TCGContext *s, TCGType type, TCGReg rd, TCGReg rs)
|
static void tcg_out_ext8s(TCGContext *s, TCGType type, TCGReg rd, TCGReg rs)
|
||||||
{
|
{
|
||||||
tcg_out_sextract(s, type, rd, rs, 0, 8);
|
tcg_out_sextract(s, type, rd, rs, 0, 8);
|
||||||
|
@ -1078,10 +1081,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, TCGType type,
|
||||||
tcg_out_op_rrrbb(s, opc, args[0], args[1], args[2], args[3], args[4]);
|
tcg_out_op_rrrbb(s, opc, args[0], args[1], args[2], args[3], args[4]);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
CASE_32_64(sextract) /* Optional (TCG_TARGET_HAS_sextract_*). */
|
|
||||||
tcg_out_op_rrbb(s, opc, args[0], args[1], args[2], args[3]);
|
|
||||||
break;
|
|
||||||
|
|
||||||
CASE_32_64(add2)
|
CASE_32_64(add2)
|
||||||
CASE_32_64(sub2)
|
CASE_32_64(sub2)
|
||||||
tcg_out_op_rrrrrr(s, opc, args[0], args[1], args[2],
|
tcg_out_op_rrrrrr(s, opc, args[0], args[1], args[2],
|
||||||
|
|
Loading…
Add table
Add a link
Reference in a new issue